ш ш

й

1 Г

T Г

Рис. 8.96

синхронного двухступенчатого D триггера. При отсутствии сигнала синхронизации уровень на входе D не воспринимается элементом DDI, но при этом триггер на элементах DD3, DD4 соединен со входами триггера на элементах DD7-DD8. Если же подан сигнал синхронизации, то сигнал на входе D может воздействовать на первую ступень, но она при этом отделена от второй ступени благодаря инвертированию сигнала элементом DD5. На рис. 8.95 приведена временная диаграмма работы этого триггера.

На рис. 8.96 приведена схема JK триггера, в котором в явном виде отсутствует элемент, аналогичный по выполняемой функции элементу DD5 в D триггере. Здесь его функции выполняют элементы DD5-DD6. На рис. 8.97 приведена временная диаграмма работы JK триггера.

Ш SSS. DDB.

Рис. 8.95 Рис. 8.97

Кроме логических и синхронных входов двухступенчатые триггеры могут иметь установочные асинхронные входы. На рис. 8.94 штриховыми показаны установочные входы S и R, т. е. на эти входы постоянно должны быть поданы напряжения высокого уровня, если же необходимо установить триггер в О или 1, то нужно подать напряжение низкого уровня на соответствующий вход. Такие же входы может иметь и JK триггер.

Если у JK триггера (рис. 8.97) соединить вместе J и К входы, то получим Т триггер.

JK триггер является универсальным. Как из него получить Т триггер, сказано ранее. На рис. 8.98 приведено еще несколько схем универсального использования JK триггера.

Аяалопндвфровой преобразователь (АЦП). Для перехода от аналогового выходного сигнала какого-либо датчика к дикретным устройствам управления необходимо преобразовать аналоговый сигнал в двоичный.

Простейший АЦП может быть построен по схеме, приведенной на рис. 8.99. Входное напряжение, которое может изменяться в диапазоне от нуля до напряжения источника питания (U ), на выходах преобразователя будет представлено в параллельном двоичном коде.

При нормальной работе АЦП инверторы-компараторы DA1-DA4 переключаются при напряжении на их входах, равном J2 с погрешностью не более /(2°*- 2) (п-число разрядов выходного двоичного кода). Выходные на-

Рис. 8.98

Т-а,риггер Т>- В-шришр IVmZ mpZTpT

О

1Л

Rh 5Вк

R1 Z7k

RS тк

RZ Z7k

RB 56к

RZ 220k

R3 27k

RS HOk

R9 56к

Рис. 8.99

Рис. 8.100

пряжения компараторов в устойчивых состояниях должны быть близкими к нулю и Кроме того, компараторы должны обладать высоким входным и низким выходным сопротивлениями.

Если требуемая точность АЦП не превышает четырех разрядов, то в качестве основы для АЦП можно использовать счетверенные КМОП логические элементы И-НЕ или ИЛИ-НЕ. Один из вариантов такого устройства представлен на рис. 8.100. Его входное сопротивление около 22 кОм, а время преобразования-не более 300 НС.

Аснпхропные счетчики. На рис. 8.101, а показано соединение четырех бистабильных элементов, образующих счетчик с шестью различными состояниями. Форма сигналов в различных точках счетчика на триггерах (рис. 8.101,5) приведена для бистабильных элементов, которые срабатывают от фронта запускающих импульсов. Здесь можно использовать триггеры, имеющие ведущую и ведомую части, но, так как ведомая часть не срабатывает до тех пор, пока запускаю-

Сброе

§ I I I.....Mill

П..П П П П П Г

п п п п п п в п гп гп

Рис. 8.101

щий сигнал не перейдет в состояние О, устройство будет срабатывать в момент спада импульсов. С помощью входа Сброс все триггеры можно установить в состояние О независимо от состояния на входе Запуск . В некоторых случаях счетчик имеет вход Установка , который предназначен для перевода всех триггеров в состояние 1.

Такой тип счетчика часто называют счетчиком последовательного действия, так как каждый последующий триггер срабатывает после предыдущего. Скорость счета ограничена частотой около 2 МГц.

Асинхронные двоичные счетчики с последовательным переносом. При построении асинхронных двоичных счетчиков используются счетные триггеры, соединенные между собой цепями переносов. В каждом разряде счетчика, представленного на рис. 8.102, а, в качестве счетного Т

Уст. О

1 Г1ЛХ1Л-Г1ги-т

J~-L

T-J-L

т

& -Уг

Рис. 8.103

вх П П П-П-П П П П-Q, - - -

да П

триггера использован D триггер с прямым динамическим синхронизирующим входом, обеспечивающий сложение входных сигналов по модулю 2 благодаря обратной связи с инверсного выхода на вход D. При переходе триггера из единичного состояния в нулевое на инверсном выходе формируется сигнал переноса Р, поступающий по линии связи в следующий старший разряд. Сигнал переноса переключает триггер этого разряда в противоположное состояние. Перенос обусловлен положительным перепадом сигнала на инверсном выходе триггера. При отрицательном перепаде в случае перехода триггера в единичное состояние перенос в следующий разряд отсутствует (рис. 8.102,6).

Начальная установка нулевого состояния проводится сигналом Уст. О , длительность которого должна быть больше, чем время распространения сигнала переноса. При этом исключается влияние ложных переносов, возникающих при установке нулевого хода. Под действием входных сигналов счетчик последовательно переходит из одного состояния в другое. Переход в новое состояние происходит с задержкой, обусловленной задержкой переключения триггеров. В счетчике с последовательным распространением переноса время установки кода определяется состоянием t Ntp, N-число разрядов счетчика; t -задержка переключения триггера.

В счетчике фис. 8.103, а) построенном на двухступенчатых Т-триггерах, сигнал переноса в следующий разряд снимается с прямого выхода триггера. Это вызвано тем, что переключение второй ступени двухступенчатого триггера происходит в тот момент, когда на входе его появляется отрицательный перепад. Тогда если триггер предыдущего разряда счетчика переключается в нулевое состояние, то на прямом выходе формируется отрицательный перепад, который обеспечивает перенос в следующий разряд счетчика (рис. 8.103,6). Максимальная частота работы счетчика определяется максимально допустимой частотой переключения триггера младшего разряда, следовательно.

где t, - минимальная длительность входного импульса, равная времени переключения первой ступени триггера; tj-время переключения второй ступени триггера.

Этим параметром характеризуется быстродействие счетчика, используемого в качестве делителя частоты. Если в процессе счета требуется выдать двоичные коды в другие узлы устройства, к выходам всех разрядов подключаются цепи опроса, управляемые сигналом выдачи кода (ВК). Код считывается со счетчика после завершения переходных процессов, связанных с переключением триггеров. В этом случае период работы счетчика определяется соотношением

t > t. + + t,

где t j-длительность сигнала считывания. Быстродействие счетчика f < 1Д.

Сипхрониые счетчикп с ускоренным переносом.

Для повышения быстродействия счетчика необходимо ввести в устройство цепи, ускоряющие распространение переноса. В синхронном счетчике со сквозным переносом (рис. 8.104) счетный сигнал поступает одновременно на синхровходы всех триггеров. Переносы из разряда в разряд осуществляются по цепи сквозного переноса, составленной из элементов И. Перенос из i-раз-ряда вырабатывается с помощью элемента И в соответствии с выражением Pi = PjiQi. При этом Pf, принимается равным единице. Счетчик переходит из одного состояния в другое следующим образом. Во время паузы между входными сигналами в цепи переносов формируются сигналы Р, поступающие на управляющие входы Т триггеров;

Po = i;Pi = Po Qi = Qi; P2 = PiQ2;

P3 = P2Q3

После окончания переходных процессов в цепи переносов на синхровходы триггеров подается счетный сигнал. Если Р( 1 = 1, то i-й триггер переключается в противоположное состояние, а если Pj J = О, то триггер сохраняет свое прежнее состояние. Таким образом, переключение разря-

р

Вход а)

Вход JT-njTJTJT-TLn-n

О/ Г~1 1-1 ГП -I Q, I-1 I-1

Оз I I

Рис. 8.104 6)