4.13. Состав и основные параметры ИМС серии 1802

личение разрядности обрабатываемых чисел осуществляется кас кадироваиием нескольких ИМС. Выполняются указанные операции путем многократного применения операций суммирования и сдвига. Результат имеет 16-разрядный формат, а именно: 16-раз-рядное произведение или 8-разрядное частное и такой же остаток.

Умножители 8 X 8, 12 X 12 и 16 X 16 имеют подобную структуру и состоят из трех регистров для хранения операндов и ре-вультата, а также комбинационной схемы умножения. При увеличении разрядности обрабатываемых чисел умножители объединяются с помощью сумматоров. При этом количество умножителей растет пропорционально киадрату длины чисел. Например, для построения 32-разрядного умножителя необходимо 16 8-разрядных умножителей и набор сумматоров для формирования полного произведения.

Сумматор представляет собой 4-разрядную ИМС, позволяющую за один такт вычислять сумму

а,А + (-1)> Ь,В + (-1)> с С+ {-if dD,

где а,-, bi, Ci, di - двоичные цифры, задающие код выполняемой на сумматоре операции; А, В, С . D - 4-разрядные операнды. Увеличение разрядности производится простым объединением ИМС.

Ассоциативное ЗУ представляет собой матрицу из 32 триггеров и схем равенства кодов, позволяющих строить ЗУ большой емкости с выборкой информации по содержанию.

Блок обмена информацией ВВ1 состоит из четырех регистров, каждый из которых может быть подключен к любому из четырех каналов данных. Вследствие этого имеется возможность осуществлять передачу информации с одного- канала в другой через любой

регистр, кроме нулевого, который используется как счетчик. Три аз имеющихся каналов предназначены для работы на короткие (внутриплатные) магистрали, а четвертый - на длинные согласованные линии связи,

Блок интерфейса ВВ2 предназначен дли управления обменом информацией по асинхронной общей магистрали. Адаптер последовательного интерфейса предназначен для преобразования информации нз параллельной в последовательную форму и обратно и может быть использован, например, в ЗУ на дисках или линиях передачи данных.

Ко.ммутагор магистралей предназначен для управления четырьмя двунаправленными шипами данных с возможностью логической обработки (например, с маскированием или мажорированием) передаваемой информации, а также может выполнять функции переключателя устройств в системах с двух- или трехкратным резервированием.

Серия 1804 полностью совместима с серией 1802 и отличается от нее способом разбивки устройств иа отдельные И.МС, Указанные серии взаимно дополняют друг друга и предназначены для совместного применения. Основные параметры и состав серии 1804 приведены в табл. 4.14.

4.14. Состав и основные параметры ИМС серии 1804

Серия 1810 [7] состоит из однокристального 16-разрядного микропроцессора ВМ86 и ряда вспомогательных И.МС (ВМ59А и др.), аналогичных по назначению соответствующим И.МС серии 580.

Микропроцессор ВМ86 можно разделить на устройство сопряжения и обрабатывающее устройство, которые под управлением внутренних управляющих сигналов, генерируемых блоком микропрограммного управления (БМУ), могут работать независимо и одновременно, повышая тем самым общую производительность .МП. Устройство обработки (УО) состоит из 16-разрядпого сумматора, четырех регистров операндов, результата и признака и восьми регистров общего назначения (РОИ), состоящих из четырех регистров данных и четырех индексных регистров. Регистры данных отличаются тем, что их старшие и младшие байты адресуются отдельно, вслолствке этого их можно рассматривать как восемь 8-разрядных регистров. Остальные регнсгры используются только как 16-

разрядные. Устройство сопряжения реализует обмен данными менаду МП и 16-разрядиой совмещенной шиной адреса и данных (ШАД) и состоит из сумматора адреса с группой из семи 16-разрядных регистров (4 сегментных, адреса команды, адреса операнда и oб^fe-на) и регистра команды (РК), .организованного в виде ЗУ, емкостью шесть 8-разрядных слов и работающего по принципу первый записан - первым считагг . Такая оргапизац1[я РК позволяет хранить в нем шесть байт командной информации, заполняя его по два байта в те моменты времени, когда ШАД свободна. При выполнении команд условного перехода РК освобождается от старой ветви программы и заполниется новой. Сумматор адреса и сегментные регистры служат для формирования 20-разрядного фактического адреса, что достаточно для прямого обращения к ЗУ емкостью 1 Мбайт. При этом 16 разрядов адреса выводятся на ШАД, а четыре - на многофункциональные выводы, которые в другие моменты времени используются для вывода управляющей информации.

Система команд МП ВМ86 состоит из 135 операций, включая умножение и деление, и совместима с системой команд МП 580ИК80, так как большинство команду них полностью совпадает, а отличающиеся команды легко программным путем преобразуются в команды МП ВМ86. Длина команды переменная (1-6 байт). Производительность МП составляет 2- 10 опер./с при условии, что время выборки слов из ЗУ составляет 460 ис. Программная и аппаратная совместимость с ИМС 580 серии облегчает замену . МП 580ИК80 новым, более совершенным МП ВМ86.

Серия 1883 состоит из четырех ИМС (ИАО, РТ1, ВР2 и ВА4). Серия является совместной разработкой СССР и ГДР, поэтому имеет двойной номер U83-K1883.

Арифметическое устройство ИАО представляет собой 8-разрядную секцию, выполняющую стандартный набор простейших операций (+, -, сдвиг. И, ИЛИ) и состоящую из арифметико-логического блока, 18 программно доступных РОН и вспомогательных схем. Связь с другими ИМС осуществляется по двум 8-разрядным двунаправленным каналам данных, 18-разрядной шине микрокоманд и вспомогательным выводам, позволяющим наращивать разрядность обрабатываемых слов.

Управляющая память РТ1 предназначена для преобразования команд в последовательность .V1K и состоит нз программируемой логической матрицы (ПЛМ) емкостью 140 34-разрядиых слов и управляемой 28-разрядным адресом, блока синхронизации, вспомогательных регистров и схем, позволяющих наращивать емкость ПЛМ.

Арифметический расширитель ВР2 состоит из комбинационной схемы умножения 16X8 разрядов и вспомогательных регистров для выполнения сложения, умножения и деления 16-разрядных чисел как с фиксированной, так и с плавающей запятой. Увеличение разрядности обрабатываемых слов достигается простым каскадированием ВР2, например, четыре ВР2 позволяют производить операции с 64-рпзрядными числами.

Л^агнстральный адаптер ВА4 предназначен для построения устройств связи между внешними устройствал[И и процессором ЭВМ.

На базе описанных ИМС достаточно просто построить 8-, 16-, 32- или 64-разрядные ЭВ.М с аппаратной реализацией сложных операций (умножение, деление) как с фиксированной, так и с плавающей запятой.