ИМС И5 серии

Функциональног назначение

ИП15 ИР1

КТ2-ПН1

РЕ2 ХК1 ХК2

хкз

Процессор и устройство управления вводом-выводом однокристального микрокалькулятора (например, Электроника БЗ-30 ) на шесть арифметических операций Однокристальная микроЭВМ

Динамический регистр сдвига на 1024/1008 бит (например, для микрокалькулятора Электроника ВЗ-21 ) Тактовый ключ

Преобразователь напряжения (1,5 В преобразуется а 6, 12, 15 и -9 В. Используется в микрокалькуляторе Электроника БЗ-04 )

Схема управления индикацией (например, для микрокалькулятора Электроника БЗ-04 ) ПЗУ емкостью 2К 8-разрядных нли 4К 4-разрядных слов Устройство памяти и синхронизации Арифметическое устройство Устройство ввода Устройство управления

которым предъявляют требования простоты реализации, низкой стоимости и [[евысокого быстродействия. На основе этой серии ИМС построена одноплатная 16-разрядная микроЭВ<\\ Электроника СБ-12 с быстродействием 10 опер,/с. Серия состоит из 14 ИМС, состав и функциональное назначение которых приведено в табл. 4.2.

4.2. Состав и основные характеристики ИМС серии 538

ИМС 536 серии

Функциональное назначение

Р, мВт

ИВ1 ИК1 ИК2

икз

ИК4 ИК5 ИК6 ИК7 ИК8 ИК9 ИР1 УИ1 УИ2

Генератор тактовых импульсов Шифратор клавиатуры Арифметико-логическое устройство Устройство микропрограммного управления

управления вводом-выводом Последовательный интерфейс Таймер

Устройство управления АЦП селекторным каналом микропрограммного управления

Арифметико-логическое устройство

Буферные регистры

Усилитель мощности

с запоминанием

1000 200 70 70 70 70 70 70 200 70 70 70 500 500

В серии применяют корпуса следующих типов: 244.48-8 (ИМС ГГ1), 460.24-1 (ИМС УИ1 и УЙ2) и 413.48-1 (остальные ИМС).

Генератор ГГ1 служит для получения сигналов Ф1-Ф4 четы-рехфазного тактового питания.

Шифратор клавиатуры ИВГ(рис. 4.1, б) обеспечивает ввод алфавитно-цифровой (до 60 клавиш) и управляющей (до 30 клавиш) информации в вычислительные устройства, построенные на ИМС 536 серии. Распределитель РС1 проводит непрерывный опрос клавиш путем последовательного возбуждения вертикальных шии блока клавиатуры БК. Перенос с PCI передается на вход распределителя РС2. При нажатии какой-либо клавиши сигнал на соответствующем такте работы РС1 передается по горизонтальным шинам БК на схему равенства кодов СРК- При совпадении кодов в БК к РС2 СРК выдает сигнал, по которому ПЗУ! и ПЗУ2 формируют код клавиши: управляющий символ считывается с ПЗУ! и через коммутатор /С поступает на регистр выдачи РВ\ алфавитно-цифровой символ считывается из ПЗУ1 и в зависимости от кода в регистре РУ перекодируется с помощью ПЗУ2 в код (КДИ7 и КДИ8). Ассоциативное ЗУ {АЗУ), состоящее из ячеек памяти и схемы равенства кодов, и узел формирования задержки, расположенный в блоке управления БУ и регулируемый кодом установки КУ, используются для исключения дребезга контактов и их защиты от одновременного нажатия клавиш. После формирования символа, соответствующего нажатой клавише, БУ выдает сигнал готовности информации ГИ, по которому код из РВ через группу вентилей В поступает на информационную шину ИШ.

Арифметико-логическое устройство ИК1 обрабатывает слова длиной 1! 8 разрядов и имеет выводы, позволяющие создавать АЛУ с разрядностью 8/г, где л = 1, 2, -

Устройство управления вводом-выводом информации ИК,3 (рис. 4.1, в) состоит из регистра Р байта состояний; шины процессора ШВМ; шины ввода-вывода ШВВ; дешифратора Д; блока управления БУ записью 3, чтением Ч и сбросом С; триггеров ТУ и ТС признаков ЛУ и ЛС и реализует обмен информацией между ШВВ и ШВМ и дешифрацию кода из регистра Р или кода с шины ШВМ. Выбор режима дешифрации задается состоянием шины условий ШУ.

Микросхема ИК4 (рис. 4.1, г) преобразует последовательную форму представления информации в параллельную и наоборот. Режим работы ИК4 задает код в регистре режима РР и сигналы на шинах адреса ША, записи 3 и чтеггия Ч, которые дешифрируются дешифратором Д. Код 00 в РР соответствует исходному состоянию, при котором все регистры установлены в О и работа с ИК4 запрещена. В режиме передачи ПД код из регистра сдвига PC под воздействием тактовых сигналов ТС последовательно, начиная со старших разрядов, поступает на выход ПД. Передача байта завершается по сигналу переноса с 3-разрядного счетчика С, по которому блок управления Б У производит передачу кода из буферного регистра РБ в PC и вырабатывает сигнал прерывания ПВ, после чего начинается новый цикл передачи. Если в промежутке между очеред[[ыми сигналами ПВ в РБ ие записан новый байт, то в РБ запишется код из регистра установки РУ. В режиме приема ПМ последовательный код поступает на вход PC, заполняет его и схемой равенства кодов СРК сравнивается с кодом из РУ. Последующие действия зависят от состояния PP. При состоянии 01 осуществляется поиск в принимаемой последовательности кода, равного коду, который хранится в РУ, и выдача сигнала ПВ при обнаружении такого кода. При состоянии 10 принятый в последовательном виде байт по сигналу переноса со счетчика С передается на информационную шипу ИШ При состоянии I 1 на ИШ передаются только те байты, которые Hg равны байту, хранящемуся в РУ.

5 6-451 129

Таймер ИК5 (рис. 4.1, д) служит для формирования временння интервалов, задержек и последовательностей импульсов различной частоты. Состоит из четырех каналов К1-К4. Каналы К2 и КЗ полностью аналогичны каналам Kt и К4 п па рис. 4.1, д не показаны. Каждый из каналов содержит 4-разрядный счетчик С, регистр Р и схему равенства кодов СРК. Кроме того, каналы Kt и К2 имеют по два дешифратора Д, а каналы КЗ w К.4 - схему считывания СС текущего кода счетчика. Код в регистрах каналов задает коэффициент деления (КД) от 1 до 16. За счет внешней коммутации каналов можно получить КД, равный произведению КД отдельных каналов. Дешифраторы выполняют функции распределителей сигналов.

Микросхема ИК6 предназначена для управления работой АЦП и обеспечивает его сопряжение с микроЭВМ.

Устройство микропрограммного управления ИК8 (рис. 4.1, J обеспечивает формирование адресов микрокоманд АМК в зависимости от условий, поступающих от АЛУ и других устройств. Режимы работы ИК8 (пуск, останов, ожидание и запрос к ЗУ микропрограмм) задает блок управления БУ. Формирование ЛМС осу-ществляетси на регистрах базы микрокоманды РБМ и текущего адрёсаРТЛ, которые имеют соответственно 5 и 7 разрядов и служат для хранения старших и младших разрядов АМК- Заполняется РТА по шине ШМ непосредственно от адресной части очередной МК при чтении ее из ЗУ jMK. При этом отдельные разряды АМК можно изменить сигналами, поступающими по шине условий ШУ и реализующими таким образом ветвления в микропрограммах. Запись кода в РБМ требует выполнения специальных МК перехода и производится с предварительной записью в регистр следующей МК РСМ. Управление при этом осуществляется /ИО, сигналы которых формирует дешифратор Д. Для запоминания адреса возврата при переходах служит регистр РАВ.

Арифметико-логическое устройство ИК9 (рис. 4.1, ж) состоит из 8-разрядного регистра-сумматора PC, цепей переноса ЦП и регистра признака РП. Двунаправленные 8-разрядные информационная (ИШ) и адресная (ША) шины подключены к общей шине ОШ АЛУ и обеспечивают обмен адресной и числовой информацией. Сигналы переноса, переполнения, равенства нулю, результата и содержимое нулевого разряда PC фиксируются на РП и выдаются иа шину условий ШУ. Управляет АЛУ дешифратор Д МК ., на который поступает 8-разрядный код МО, номер ИМС и сигнал разрешения.

Буферные регистры ИР1 (рис. 4.2, а) управляются дешифратором Д, который по адресу А и сигналам записи 3 и чтения Ч формирует МО записи {31 и 32) и чтения {41 и 42) в регистры Р1 и Р2. Указанные регистры связаны с другими ИМС двунаправленной информационной шиной ИШ через вентили 81-84. Значения признаков ЛС и ЛУ определяют содержимое Р1 и Р2: или в Р1 п Р2 записывается новая информация, или поразрядная дизъюнкция, или конъюнкция нового и ранее записанного в Р1 и P2i кода. Прием информации от внешних устройств ВУ иа ИШ осуществляется в зависимости от сигнала РВ (режим ввода) или через коммутатор К (для потенциальных сигналов), или через формирователи сигналов ФС и Р2 (для информации, представленной в импульсной форме). Кроме функций буферных регистров, ИМС ИР1 можно использовать для обработки сигналов прерывания. Для этого ФС обеспечивает поразряд[[ую запись сигналов прерывания от ВУ в Р2. Маскирование этих сигналов выполняет блок схем И Б СИ. При этом в Р1 записывается и хранится код маски,