завершает обращение к ОЗУ и осуществляет прием счнта[[ной с ОЗУ команды в регистр Т, а также по сигналам ЛЛ1= 1 и5/С/=1 {IPX) осуществляет прием кода операции команды (восемь старших разрядов) в регистр РАМК и РК. Если цикл ОЗУ больше цикла процессора, то необходимо синхронизировать их работу. Это можно сделать многократным повторением MKI или запретом синхросигнала S до завершения операции в ОЗУ (по сигналу готовности ОЗУ), или путем анализа сигнала готовности ОЗУ, который по входу Ф должен быть введен в БМУ для осуществления перехода по нему. Следующие две МК2 и МКЗ осуществляют выборку операнда из ОЗУ. При этом предполагается, что принятая в Г по МК1 команда в дальнейшем не понадобится, так как ее операционная и адресная части уже были использованы для перехода на микропрограмму выполнения команды (МПВК). Если это пе так, то перед МК2 должны быть МК пересылки Т -->- После выборки команды и операнда необходимо распределить данные в соответствии с требованиями выполняемой команды. Предположим, что выбранная из ОЗУ команда является делением чисел X и F в соответствии с алгоритмом, показанным на рис. 3.6, б. Тогда перед началом деления XnY необходимо разместить в R5 и R4 (МК4-МК6), после чего осуществляется деление (МК7-МК17). МК18 пересылает результат в АС и сбрасывает в О триггер С, что в дальнейшем используется как признак отсутствия останова. Если вместо деления выполняется команда останова, то последняя МК МПВК устанавливает триггер С в 1, Далее по сигналу подтверждения прерывания ПП осуществляется переход [[а микропрограмму прерывания МПП, которая осуществляет обмен информацией с готовым к- работе ВУ. Завершается МПП анализом текущего состояния прерванной программы и вновь введенной информацией, в результате которого МПП передает управление прерванной либо вновь введенной программе илн осуществляет переход в состояние останова ОС. В состояние ОС процессор переходит также по сигналу Сброс , который предварительно устанавливает триггер С в 1. Так как переход в состояние останова осуществляется по сигналу сброса или после завершеггия ранее введенной програм.мы, то он характеризуется отсутствием готовых к выполнению программ. Следовательно, вывод ЭВМ из состояния останова возможен после ввода готовой к работе программы, т. е. по прерыванию от внешних устройств. С этой целью осуществляется постоянный опрос сигнала ПП и при его появлении - переход на МПП.

Микропрограмма работы ЭВМ при выполнении команды деления, представленная в символической форме, приведена в табл. 3.28, а расположение МК в ячейках ПЗУ показано на рис. 3.6, г. Выборку кома[1ды из ОЗУ осуществляют МКО и МК1. Так как MKI выполняется в том же такте, в котором выбирается МК2 из ПЗУ, то адресная часть МК2 содержит микрооперации JPX и AM. По первой из них осуществляется запись части команды в РК, а по второй - в РАМК. При этом предполагается, что код операции деления равен 4,0 (00100,0000) и в этой ячейке следовало бы разместить первую МК микропрограммы деления. Однако для совмещения операций первая МК МПВК (общая для многих команд) помеще1[а в ячейку 4,1 и адресация по коду операции происходит ко второй МК МПВК- Если же при выполнепин команды обращения к ОЗУ за операндом не требуется (например, при командах останов и запись в ОЗУ), то считанное с ОЗУ слово в РОН не записывается. Следующей особенностью .микропрограммы является анализ условия 11 при выполнении МК17, которое состоит

3.2в. Микропрограмма деления

в том, что при выборке МК17 из 62-й ячейки пзу формируется адрес следующей МК в зависимости от условия, формируемого в это же время в цпэ МК15. Вследствие этого указанное условие не зафиксируется в триггере С к моменту, необходимому для его использования. Однако указанное условие можно считать с триггера f, что и использовано в МК17, в адресной части которой указан условный переход по f (jfl). МК18 осуществляет установку в О триггера с и опрос бпп путем генерации сигнала рп по jzrf, вследствие чего дальнейщие переходы определяются состоянием бпп, однако независимо от его состояния в рамк записывается код of (000001 111).. Если в бпп есть запросы, то сигнал пп=0 отключает адрес строки и подает на входы ПЗУ код прерывания (/(Я2, кп!, кпо, 1, 1, 1, 1, I, 1), обеспечивая тем самым переход иа подпрограмму прерывания мпп. Если запросов нет, то по адресу of выбирается мк19, в адресггой части которой указан переход по jfl (триггер С по MKI8 еще не успел установиться в 0). Нулевое состояние триггера f обеспечивает переход к МКО на начало выборки следующей команды. По сигналу 1 на триггере осуществляется переход к МК21 (останов), в адресной части которой код jzrp обеспечивает переход к ячейке ПЗУ of и опрос бпп. При этом в триггер f поступает по цепи фв, цпэ, ф содержимое триггера с (ffc). Таким образом, бму попеременно генерирует адреса 5 В, Of И опрашивает бпп до тех пор, пока на него не поступят запросы на прерывание. Переход в ос возможен также по сигналу сброса, поступающему, например, после включения питания. Указанный сигнал поступает на вход ос и переводит выход адреса МК

в высокоомное состояние. Вследствие этого из ПЗУ по адресу FF (П...11) выбирается МК22, которая записывает I иа триггер С и опрашивает БПП. После окончания действия сигнала сброса процессор переходит в состояние ОС или на МПП.

Рассмотренные особенности ИМС не исчерпывают всех схемных и программных возможностей 589 серии. Например, объединение в одну шину выходов внешних устройств и ОЗУ позволяет освободить шину В, к которой можно подключить сверхоперативное ЗУ или сдпигатель, обеспечивающий однотактный сдвиг на любое число разрядов. Подключение мультиплексора ко входу Ф позволяет расширить количество анализируемых за один такт условий. Подключение через схему ИЛИ выходов ВРК БМУ ко входам F ЦПЭ позволяет в командах адресовать РОН. Все это свидетельствует о широких функциональных возможностях и гибкости рассмотренной серии ИМС.

Глава 4

МИКРОПРОЦЕССОРНЫЕ НАБОРЫ СЕРИИ 145, 536, 581, 582, 586-588, 1800-1802, 1804, 1810, 1883

4.1. микропроцессорные наборы серий 145, 636, 681 для специализированных микроэвм

Микросхемы серии К145 предиазиачепы для построения вычислительных и управляющих устройств бытового [[азиачеиия (например, микрокалькуляторов и телефонных аппаратов с кнопочным набором). Состав и функциональное назначение ИМС данной серии приведены в табл. 4.1.

Номеронабиратель ИК8 (рис. 4.1, а) состоит из шифратора Ш, сдвигового регистра CP на 4 X 22 бита, схем управления СУ и устранения дребезга СУД, триггеров отбоя ТО и'повтора ТП, генератора и^[пyльcoв ГИ, делителя частоты ДЧ и преобразователя кодов ПК. Микросхема размещена в корпусе с 42 планарными выводами, работает от питающего напряжения 6-10 В и осуществляет запоминание и однократ[[ую или многократную выдачу набираемых на клавиатуре цифр в канал связи в виде серии импульсов с частотой следования 10 или 20 Гц.

Процессор ИП11 для 25-клавишпых однокристальных микрокалькуляторов выпол[[яет операции сложения, вычитания, умножения, деления, извлечения квадратного корня, вычислеггия процентов, изменение знака числа; очистки регистров и пересылки между ними информации; анализа переполнения регистров, памяти и некорректных онерации. Процессор оперирует с 8-разрядными десятичными числами в форме с естественной запятой. Память состоит из ОЗУ емкостью 180 бит (3 X 15 X 4 бит) и масочного ПЗУ емкостью 4К бит (8 X 64 X 8 бит) для храпения микропрограмм, общий объе.м которых составляет 512 микрокоманд. Вывод инфор.мацпн на индикацию осуществляется в семисегментном коде. Все операции реализуются по микропрограммам с помощью 26 МК, которые выполняются в течение одного периода синхронизации, за исключением МК передачи управления, которая выполняется за два периода. Время выполнения операции сложения-вычитания 60 мс,