Снос зданий:
ecosnos.ru
Главная  Микроустройства: номенклатура изделий электронной промышленности 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 [ 22 ] 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95

г.30. Логические операции в ИМС ХЛ1

Sij (1=1,4)

Содержание МК

1 2

3, s -

Ш2:=.

(ШЗ) (Ш4)

(ШЗ) (Ш4)

(Ш2) (Ш4)

(Ш2) (ШЗ)

Ш3\/Ш4

Ш2\1Ш4

шгушз

(Ш2) (Ш4)

(Ш1) (Ш4)

(Ш!) (Ш4)

(Ш1) (ШЗ)

Ш2\/ Ш4

Ш1\/Ш4

Ш1\/Ш3.

(Ш2) (ШЗ)

(Ш1) (ШЗ)

(Ш1) (Ш2)

(Ш1) (Ш2)

Ш2\1 ШЗ-

Ш1ушз

Ш1\/Ш2

Ш1\/Ш2

И

Ш1\/Ш3\/

Ш1\/Ш2\/

Ш1\/Ш2\/

ушз

и (Ш2, ШЗ,

h (Ш1, ШЗ,

!(Ш1,Ш2,

1АШ1,Ш2,

Четырехразрядный процессор ВМ1 (рис. 2.4, 5Гсостоит из ЗУ регистров общего назначения РОН, АЛУ с мультиплексорами МА и MB, рабочего РР и дополнительного РД регистров, мультиплексоров адреса Ма и данных МД и блока местного управления БМУ, включающего в себя комбинационную схему КС и регистр операций РО. Наименование и назначение выводов ИМС приведено в та л. 2.31. Запоминающее устройство содержит восемь РОН, адресуемых 3-разрядным кодом от О до 7. Регистр с номером 7 имеет цени счета, с помощью которых его содержимое .может увеличиваться на 1 или 2, и используется з качестве счетчика команд СК. Обработка информации осуществляется в АЛУ, которое состоит из 4-разрядного сумматора и логических схем, обеспечивающих поразрядную обработку данных и блокировку цепей распространения переноса между разрядами. Рабртой АЛУ управляет 4-разрядный код (1?з Qi Ql Qo)> который настраивает АЛУ^ на выполнение одной из 16 операций (табл. 2.32). При = 1 цепи -переноса сумматора блокируются и сигналы (t = ОТЗ) на выходе ЛЛУ определяются в соответствии с выполняемой поразрядной логической операцией.

При Qj = О цепи переноса не блокируются и на сумматоре выполняется одна нз восьми арифметических операций с учетом возникающих между разрядами переносов 9,-. Используя указанные операции, можно выполнять сложение и вычитание двух чисел А п В, поступающих с выходов МА н MB, увеличивать их на единицу и инвертировать. Например, при управляющем коде 0010 на сумматоре суммируется прямой код числа А с инверсным кодом числа В с учетом возможного переноса <?о в младщий разряд, т. е. выполняется операция А-В-(?(,. В табл. 2.32 в графе Примеры приведены результаты выполнения указанных операций над числами Д=!011 и В=0110. Пятая (старшая) цифра в указанных результатах соответствует значению переноса нз старшего разряда сумматора,



2.31. Назначение выводов ИМС BMI

Номер вывода

Наименование выводов

1-5 и 44-47

6, 9, и, н 12

7, 24

8.18,19, .32. 38, 42 и 43 10, 23 и 27

14-17

20, 21, 28, 29 22

25 и 26

31 а 48

33, .34 36 и 37, 35

39 и 4:) 41

Входы для ввода МК, соответствующие позициям D D , 5 , Si, S Q Q,. Qi и Q MK

Двунаправленные выводы, обеспечивающие последовательный ввод и вывод информации с регистров РД и РР для реализации сдвигов различных типов (рис. 2.4, ж-л) в МП, состоящем из нескольки.ч ИМС. При этрм. выводы 6, 9, 11 и 12 отдельных ИМС соединяют по схеме, показанной на рис. 2.4, е

Шины нулевого потенциала Неиспользуемые выводы

Многс)функционал ьные выводы, назначение которых определяется кодом позиций П1, ПО на входах 26 и 25, а именно: /(7 -выход старшего разряда РДЗ регистра РД при П! = 1 или выход РДО при П1{П0)=\; 25-выход инверсного сигнала переноса счетчика команд (РОЯ с номером 7) при П1 - О или выход старшего разряда шины В при Я/ = 1; 27 - вход указателя величины приращения содержимого счетчика команд (при 1 иа входе 27 содержимое счетчика команд увеличивается на 2, а при О - иа I) при /77 (ПО) = 1 или выход старшего разряда шины А при Я/ = 1 Вход сигнала переноса в АЛУ Выходная шина данных ШД Входная шина данных ВШД

Счетный вход (инверсный) счетчика- команд

Входы Я(? и.Я/ кода позиции, которую занимает ИМС при увеличении разрядности МП путем каскадирования. На ИМС, расположенные на младшей, промежуточной или старшей позициях, должны подаваться соответствующие им коды (Я/, ПО), а именно: 01, 00, 10. Старшая позиции может задаваться как кодом 10, так и кодом 11. В первом случае двойной арифметический сдвиг осуществляется по схеме с двумя знаковыми разрядами, а во втором -с одним Вход для подачи синхронизирующего сигнала СС Выводы, соединенные между собой и используемые для подключения источника питания Выходы шины адреса ША

Вход сигнала выдачи адреса ВА со счетчика команд СК. При В А = 1 (высокий уровень) на ША поступает содержимое СК

Выходы сигналов распространения (39) и формирования (40)

группового переноса

Выход сигнала переноса из АЛУ (д^)



2.32. Операции в АЛУ

Арифметические операции

Qa=l- Логические операции

Примеры

<? =0

п

Примеры

ООО

0 nil

0000

0010

0 0 I

a + b

0 1010

1011

ah V ab

1101 .

0 1 0

a + b

I oiod

0101

ab V ab

0010

0 1 I

a + b

I 0001

0010

0100

1 0 0

0 Olio

0111

1001

1 0 1

0 1001

lOlo

1011

1 1 0

0 1011

1100

ay b

0110

I I 1

0 0100

0101

ay b

1111

Мультиплексоры MA, MB, МД и Ma. применяют для подключения к выходному каналу одного из входных каналов передачи данных. Рабочий регистр РР используется как регистр результата, Полученного при обработке данных в АЛУ, а дополнительный регистр (регистр расширения) - при обработке адресов или в качестве ра(;ширителя РР при работе со словами двойной длины.

Управление работой ВМ1 осуществляет БМУ в зависимости от поступающих на ШУ внешних управляющих сигналов и 9-разрядной микрокоманды, которая преобразуется КС в 20-раз.рядный код операции и запоминается на регистре РО (рис. 2.4, д), сигналы на выходе которого являются внутренними управляющими сигналами УС. Л1икроко.манда делится на (?, Д и S поля длиной в 4, 2 и 3 разряда соответственно. Обычно указанные поля задают выполняемую в АЛУ операцию (табл. 2.32), способ примеиенпой в МК адресации и номер участвующего в операции РОН. В некоторых МК указанные поля применяют по другому назначению. В табл. 2.33 приведен список всех выполняемых МП микрокоманд. При выполнении этих МК на ША выдается содержимое СК, если ВА=1, или содержимое РД, если В А = О, и выполняется МК типа ЯПООХ, или содержимое РР в остальных случаях. Все МК выполняются за один период синхронизирующего сигнала СС, после чего результат фиксируется Иа внутренних регистрах ИМС. Особенностью схемной реализации регистров ИМС является то, что все они выполнены на О-триггерах, переключающихся по нарастанию СС. Вследствие этого передача на ИМС операнда i-й .МК (О;) должна запаздывать на один такт по отношению к передаче 1-й МК (МК;) и происходить одновременно с передачей (t + 1)-й МК (рис. 2.5, г).

Микрокоманда, поданная иа входы ИМС после очередного переключающего перепада СС, преобразуется КС в 20-разрядный код операции и поступает на входы РО. По нарастанию следующего СС этот код фиксируется на РО и настраивает АЛ У и мультиплексоры на выполнение соответствующих операций над поступившими с ВШД и внутренних регистров операндами. Очередной переключающий перепад фиксирует образовавшийся к этому времени результат на внутреннем регистре (па рис. 2,5, г моменты приема результата г'-н операции обозначены как ПР). В ряде случаев (напри.мер,



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 [ 22 ] 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95