но содержимое регистров РБ1 и РБ2 не изменяется и результат операции на регистрах ИМС не фиксируется. При запрете S1 и.52 о-стояние регистров ИМС не изменяется. При всех описанных режимах признаки Л, (? и Z изменяются в зависимости от вновь принятой МК или от изменений кодов на ШД! или ШД2.

Описанный МП реализует аппаратным способом только простейшие арифметические операции сложения, вычитания и сдвига. Более сложные операции реализуются микропрограммным способом. Рассмотрим микропрограмму умножения 32-разрядных чисел, представленных в дополнительном коде (табл. 2.10). Умножение начинается с младших разрядов множителя и выполняется со сдвигом суммы частичных произведений вправо на один разряд.

Для получепия дополнительного кода произведения в последнем такте при умножении на отрицательный множитель следует провести коррекцию результата путем вычитания из суммы частичных произведений множителя. Предположим, что множитель, множимоеи сумма частичных произведений (перед умножением равная нулю), располагаются в РОЙ с номерами О, 1, 2 и 3 (сумма частичных произведений за,нимает два РОН с номерами 2 и 3), а в РОН с номером 4 (Р4) записан вспомогательный код 00...010 (маркерная единица в предпоследнем разряде). Граф алгоритма умножения показан на рис. 2,2, а. Для реализации умножения 32-разряд-иых чисел необходимо четыре ИМС BCI соединить соответствующим образом и на старшую ИМС подать сигнал К ~ й, а на все остальные - /С = 1- После окончания умножения знак и 31-й старший разряд мантиссы находятся в.Р2,а 31-й младший разряд мантиссы -в РЗ ( Младший разряд РЗ остается свободным). Следует отметить, что входной перенос С = О для всех МК, кро.ме МКЮ.

= 1,1000 на число

Цифровая диаграмма умножения числа y-j /9

- I = 1,0111 приведена в табл. 2.11, где указаны состояния ре-\ 16

гистров после выполнения соответствующей МК (если состояние регистра не указано, то оно осталось прежним), а количестворазрядов, равное 5, взято условно.

2.2. логический микропроцессор ВМ1 серии 583

Логический МП ВМ1 (рис. 2.2, б) состоит из схемы маскирования и определения- приоритета СМИ, запоминающего ЗУ, логического ЛУ и управляющего УУ устройств, двух триггеров ТВ и ТЬК и регистров РМ, PI, PJ, PN, РДМ, РУ и РП. ЗУ состоит из восьми 8-разрядных РОН (R0 - R7) и обеспечивает выдачу на ЛУ содержимого любых двух регистров. Обмен информацией осуществляется по шине микрокоманд ШМ, четырем шинам данных ШЦМ, ШХ, ШУ, ШМ и шине управления, состоящим из одно- и двунаправленных выводов (табл. 2.12). Управляет работой HiVlC 9-разрядпая МК (fflo - nig), разбитая на три поля: П1 - ПЗ. Трехразрядиое поле П5 (разряды trig - Ша) задает одну из восьми выполняемых в Л У поразрядных операций (табл. 2-13) над поступающими на его вход операндами а н Ь. Двухразрядное поле П1 задает тип операции (табл. 2.14), который в свою очередь определяет способ адресация операндов, а поле П2 задает 16 разновидностей операции заданного типа (табл. 2,15), где буквой R обозпачаетсяодин из РОН.

2.11. Цифровая диа1рамма .умножения

2.12. Назначение выводов ИМС ВМ1

Номер вывода

Наимсиосаиие выводов ИМС BMI

5, 8, 11, 14, 32, 35, 38, 41

6, 9, 12, 15, 31,

34, 37, 40

7, 10, 13, 16, 30, 33, 36, 39

17-21, 26-29

24 25, 48 42, 43

44, 45, 46 47

Входы синхросигналов приема S1 и выполнения S2 МК и выдачи информации на выводы ШДМ п В (S3) и IUN (S4)

Двунаправленная шина данных М ШДМ.

Выходная шина данных У ШУ, постоянно индицирующая содержимое РУ Входная шина данных X ШХ

Шина микрокоманды ШМ Вход выбора кристалла ВК

опроса приоритета А и заполнения PI Шина нулевого потенциала Выводы для подклюнения источника питания Выходы S и Р, служащие для индикации пере пол'нения PI и признаков приоритета * . Двунаправленная шина N ШN Двунаправленный вывод В

2.13.. Логические операции в ИМС ВМ1

2.14. Типы операций в ИМС ВМ1

Байтовые операции выполняются над двумя байтами, поступающими на входы анЬ ЛУ. Байт результата Q фиксн-)уется на одном из регистров ЛШС. При этом номера РОН. участвующие в операциях, извлекаются из регистров PN KnuPJ (в последнем случае он может изменяться на ±1). Указанные способы формирования адреса РОН в табл. 25 обозначены символами RN, RI, R {J + \) к R {J - 1), например, при П2 = = 1111 операнд а извлекается из РУ, а операнд Ь - из ЗУ РОН по адресу J-1, где 7 - содержимое регистра PJ. В ЛУ над этими операндами выполняется операция, код которой указан в ПЗ, а результат Q фиксируется в РДМ. При выполнении байтовых операций ТВ и РДМ сбрасываются в О (исключение составляют четыре последних операции, прн которых на РДМ фиксируется результат Q), а А является сигналом опроса СМП, с выходов которой в РП записывается помер i старшей (левой) единицы в коде D, получе)1ном поразрядной конъюнкцией байтов, поступающих на входы СМП. При этом на выходы Р к S вы-

2.15. Разновидносгн операций в ИМС ВМ1