2.2 Назначение выводом И.МС ВС1

Наименование выводов в корпусе 244.48-8

Входы синхросигналов приема S1 и выполнения S2 МК,

выдачи результата на ШД1 (S31) и ШД2 (SS2)

Шина микрокоманд, номера разрядов которой Образуют ряд

5-7, 4-0, 8, 12, 13, 9, 14. 10, 16 и И

Шины данных ШД} и ШД2. Четные номера выводов соот-

ветствуют ШД1, а нечетные - ШД2

Шина нулевого потенциала

Гальванически связанные в одну точку выводы, служащие для подключения ИМС к источнику питания через токрза-дающий резистор. Величина питающего напряжения В должна быть не меньше 1,2 В, а сопротивление R резистора определяется по формуле 7? =.(£-1,2) , где / - питающий ток (226 мА < 7 < 346 мА) Правый R и левый L двунаправленные выводы сдвигателя АУ

Вход С сигнала переноса сумматора АУ Выход признака нуля результата (приз,нак Z) Многофункциональный выход q, служащий при К = О для индикации переполнения разрядной сетки, а при К = = 1 - для вывода сигнала переноса из старшего разряда сумматора АУ

Выходы сигналов распространения Р и образования G группового переноса

Многофункциональный выход А, индицирующий при выполнении арифметичеоких операций (Шд = = 0) состояние знакового разряда, а при сдвигах {т^ = mj = 1) -разряд, выходящий в результате сдвига за пределы разрядной сетки (выдвигаемый разряд). При левых сдвигах - это нулевой или первый разряд старшей ИМС {К = 0), а три правых сдвигах - седьмой разряд самой младшей ИМС Вход К, задающий позицию ИМС (старшая при К = 0, младшая при К - 1), а следовательно, и способ обработки чисел в ИМС

при трех и более ИМС вывод R старшей ИМС соединяется с выводом L соседней младшей ИМС; вывод L самой старшей ИМС {К = 0) соединяется с выводом R самой младшей МС; выводы А этих двух ИМС объединяются в одну точку для выделения выдвигаемого при сдвиге разряда (рис. 2.1, s).

При выполнении операций в ИМС с помощью КС формируются три признака q, А и Z, которые присутствуют на соответствующих выходах до приема следующей МК или до изменения кода на ШД1 или ШД2. Для дальнейшего анализа они должны быть записаны на регистр RG. Способ соединения выводов q, А я Z при каскадиро-Ьаиии показан ла рис. 2.1, в.

Управляет работой ИМС ВС1 16-разрядная микроком.чнда, еостоящая из четырех полей-Я/, П2, I я J. Пятиразрядное полеЯ/

2.3. Примеры действий в старшей и младшей ИМС

2.4. Операции в ИМС BCl

(разряды МК - за-дает одну Из 32 операций, выполняемых ИМС. При этом то и mi задают тип операции, а - т^ - ее разновидность (табл. 2.4).

Арифметические операции (тц = 1 = 0) позволяют производить записи кодов 1, О, А,А,В и В, где А и В - операнды, постутгаю-щие по ШД1 и ШД2; А и В - их инверсные коды. Суммирование прямых кодов, а также прямых и инверсных кодов позволяет реализовать операции сложе-

2.5. Примеры арифметических операций в ИМС ВС1

ния и вычитания типа Л + В, А - В, В - А. Примеры выпол-

4 нения арифметических операций над числами Л = - = l.OUl

и В =:; = 0,0101 приведены в табл. 2.5. 16

Логические операции выполняются при полной блокировке переносов между разрядами. Вследствие этого результат.их не зависит от сигнала па входе С. Опарацию сдвига можно совмещать с операцией счета..Для этого на вход С следует подать сигнал Ь. При выполнении рассмотренных операций всегда формируется признак Z. Формирование остальных признаков зависит от выполняемой операции и определяется табл. 2.6, в которой О означает, что признак вообще не формируется, .а на соответствующий вывод быдается О, например, признаки А я q при выполнении логических операций не формируются.

2.6. Зав!С;1мость признаков от выполняемой операции

Поле П2 определяет принятый в данной МК способ адресации операндов и результата (табл. 2.7), Например, в МК типа RR операнды Л и В извлекаются из ЗУ РОН по адресам I и J, а результат Р заносится в ЗУ РОН по 1-му адресу. В команде RLl операнд А поступает с РР, а В - с ШД2. Результат заносится в ЗУ РОН по адресу /. Адреса I п J РОН формируются с помощью полей I а J МК с учетом содержимого PC и РУ (табл. 2.8). Если в нулевом . (первом) разряде PC О,-то адрес / (/) формируется полем МК / (J), состоящи.м из разрядов rrig - /йц ( i2 - mil,). При 1 в указанном разряде PC адреса I и J извлекаются соответственно из первых и последних четырех разрядов РУ, в котором фиксируются и хранятся соответствующие поля предыдущей МК- Запись кода в PC производится МК загрузки {П1 = 11110), в которой после поля 77/ указывается два подлежащих записи в PC бита, а остальные поля яе используются, например, МК 1111010 запишет в PC код 10.